Manual Codes (CPI/A-N): K08-B; L03-D03A

Derwent (Dialog® File 351): (c) 2000 Derwent Info Ltd. All rights reserved.

_{27.} 8/19/27

002065705

WPI Acc No: 1978-78773A/197844

Ion beam epitaxial growth of single crystalline semiconductor layer - by bombarding substrate with accelerated large current ion beam without external heating to prevent impurity diffusion

Patent Assignee: HITACHI LTD (HITA) Number of Countries: 001 Number of Patents: 001 Patent Family: Patent No Date Kind Applicat No Kind Date Week JP 53109475 A 19780925 197844 B Priority Applications (No Type Date): JP 7723847 A 19770307 Abstract (Basic): JP 53109475 A

A single crystalline **semiconductor** layer is epitaxially formed on a semiconductor substrate by subjecting the substrate to bombardment of accelerated large current semiconductor element ion beam without external heating.

Since the ion beam epitaxial growth is carried out without external heating diffusion of the impurity from the substrate can be prevented. In an embodiment, Si ions are implanted into a single crystalline silicon substrate at current density of 500 mu A/cm2. The implantation energy is 15 KeV. The silicon **substrate** is **heated** at 600 degrees C. by the ion implantation. The growing rate of the Si is 400 A/min. Impurity ions may be implanted into the silicon substrate simultaneously with the implantation of the Si.

Title Terms: ION; BEAM; EPITAXIAL; GROWTH; SINGLE; CRYSTAL; SEMICONDUCTOR ; LAYER; BOMBARD ; SUBSTRATE; ACCELERATE; CURRENT; ION; BEAM; EXTERNAL; HEAT; PREVENT; IMPURE; DIFFUSION

Derwent Class: L03; U11; U12

International Patent Class (Additional): B01J-017/28; H01L-021/20

File Segment: CPI; EPI

Manual Codes (CPI/A-N): L03-D03A

Derwent (Dialog® File 351): (c) 2000 Derwent Info Ltd. All rights reserved.

_{28.} 8/19/28

WPI Acc No: 1978-08688A/197805

Optical integrated circuits - using semiconductor substrate with complex surface structures under epitaxial layer of varying compsn.

Patent Assignee: MATSUSHITA ELEC IND CO LTD (MATU) Number of Countries: 005 Number

Number of Cou	intrie	s: 005 Nu	umber of Patent	s. nna	•		
Patent Family	·:	*		3. 00)			
Patent No	Kind	Date	Applicat No	Kind	Date	Week	
DE 2732807	Α	19780126	11 =====	MING	Date	197805	ъ
FR 2358921	A	19780324				197816	В
US 4171234	Α	19791016				197943	
JP 53012267	Α	19780203					
JP 80037092	В	19800925				198043	
GB 1589455	Α	19810513				198043	
JP 53042675	Α	19780418				198120	
JP 81025015	В	19810610				198127	
DE 2732807	С	19830811				198127	
						198333	

19日本国特許庁

①特許出願公開

公開特許公報

昭53-109475

⑤Int. Cl.² H 01 L 21/203	識別記号	❷日本分類 99(5) B 15	庁内整理番号 7739—57	❸公開 昭和53年(1978)9月2	25日
B 01 J 17/28 H 01 L 21/26		99(5) B 1 13(7) D 53	6684—57 7158—4 A	発明の数 1 審査請求 未請求	

(全 4 頁)

69半導体装置の製造方法

頗 昭52-23847

②出 願 昭52(1977)3月7日

⑫発 明 者 田村誠男

②特

国分寺市東恋ケ窪1丁目280番 地 株式会社日立製作所中央研

究所内

⑫発 明 者 矢木邦博

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研 究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

砂代 理 人 弁理士 薄田利幸

明 細 書

発明の名称 半導体装置の製造方法

特許請求の範囲

1. 加速された大電流の半導体のイオンビームを 半導体基板上に照射した時生じる基板の健産上 昇を利用することにより、特に外部からの基板 加熱を行なうことなしに、イオンビームによる 単結晶半導体体膜を得ることを目的とする半導 体装置の製造方法。

発明の詳細な説明

(1) 発明の利用分野

本発明は、大電流イオンビームを用いて形成した単結晶半導体浮膜を有する半導体装置の製造に 関するものである。

(2) 従来技術

従来、単結晶の半導体準膜を半導体基板上にエピタキシャル成長させるには、例えば、気相化学 反応法による。3 i の成長を例にとるならばよ000で 以上に加熱した S i 基板上に、 SiC4 と H 。 の混 合ガスを導入し、 SiC4 の H 。 ガスによる還元に

よりSiの成長を生ぜしめる。

この場合、良好な単語晶 S i 薄膜を得るには、1000 で以上の基板加熱が必要であり、基板風度が1000 で以下の場合には基板 S i の前処理を充分に行なつても、例えば S i の成長直前にH C L によるガスエッチなどを行なつても、 S i の成長膜は繊維構造 (fiber structure) を呈し、もし成長速度を遅くするなどして単結晶膜が得られたとしても、成長線中には横層欠陥や転位などの結晶欠陥が10°/ム 以上の密度で形成されることは、一般に良く知られている事実である。

また、Siの他の成長方法、例えば真空無着法によるならば単結晶膜を得る基板區度、すなわちエピタキンヤル退版、T ●、を下げることはできるが、このT ● は真空度と蒸着速度に収存し、例えば、S 5 0 でのT e を得るには、10⁻¹⁰ torrの真空度で成長速度は0.0 4 μ m /min 以下にする必要がある。このような超高真空を得るには、大容量の排気速度を持つ真空排気装置が必要であり装置的にも大がかりとなる。

また、上述したような成長方法はいずれの手段 を選ぶにしても、外部から基板を加熱する必要が あり、 基板強度の制御という提電上の制約が附加 されていることもまた言うまでもない事実である。

一方、SIのエピタキシャル成長においては、 できるだけで。を下げ、春板に含まれている不純 物のアウトディフューション(エピタキシャル成 長時に春板の不純物が気相中へ無発すること)や オートドーピング(春板から成長漢中へ不純物が 拡散すること)現象を痩けることが望まれている。

しかしたがら、現状での単導体エピタキシャル 膜を得る手段として最も一般的に行なわれている 方法は、上記したような外部から高温に基板を加 熟して気相化学反応法により単暗晶薄膜を得ると とである。

(3) 発明の目的

本発明は、半導体のエピタキシャル膜を得る際に最も問題となる上配したような 2 点の問題、すなわち外部からの書板加熱の問題をよびエピタキシャル温度、 T • 、の低温化の問題を解決し、か

特別収53-109475(2) つ良好な単結晶膜を得る手段を提案することを目的とする。

(4) 発明の総括説明

上記目的を選成するための本発明の特徴を述べれば次のようになる。すなわち、イオン打込みの際に、打込みイオンの電流密度を高めると打込まれた基板の温度は上昇することは良く知られてかり、基板に与えられるエネルギーW (Watt/al 対、W=J×V、と表わされる。ここでJはイオン電流密度(A/al)、Vはイオンの加速エネルギー(e V) である。このエネルギー W が 基板の温度上昇に食やされ、特定のヒートシンクかない場合には、イオン電流をよび加速エネルギーの上昇とともに季板温度も高くなる。

ことで大電流イオンビームの停徹を述べれば次のようなことになる。 すなわち、 通常のイオン打込み装置では、イオン電流密度は 1 μ A / al 前後であり、 それによつて生じる碁板の選度上昇は、打込みエネルギーを数百 K + V と高めても、たかだか100 C である。一方、大電流イオンビーム

発生のイオン打込み要置では、イオン電流密度を 100μA/可以上に高めることができ茅板個度 6500℃以上に容易に上昇する。

したがつて、もし打込みイオンを半減体イオン に選べば半減体の単結晶成長を行なうことができる。この際、打込まれた半導体イオンは第1図の ように、基板に埋め込まれて成長して行く過程を とるか、基板と成長層の界面は、真空度の影響に よる炭素、健素をどによる汚染の心配がなく、通 常のエピタキンヤル成長の際の募板の表面汚染に よる検除欠陥・転位などの結晶欠陥を生も10~01 以下にかさえ得るため、その問題も避けることが でき、時定な方法による基板の前処理を行なわず に良好な半導体単結晶の成長が可能である。

なか、本発明者等の実験によれば、基板に与え られるエネルギーとしては、 $1.5 \, \text{Watt/cl} \sim 3.0$ Watt/cl か好達であつた。

(5) 実施例

以下、本発明を実施例を参照して詳細に説明する。特定のヒートシンクを有しない(100)面

を持つSI単結晶基板に、SIイオンを15keVの打込みエネルギーで500 AA/ dの電流密度により打込み(7.5 Watt/d)打込み中の温度上昇を較正した赤外晶度計により御定した所、600でであつた。また、この条件で8iの成長速度は400人/minと評価され、30分間のイオン打込みを行ない、12 A田の厚さのSI膜を得た。このSI膜を化学エッチ法により基板の側から薄膜化し、成長した層を透過電子顕微鏡により観察したところ、成長した膜は双晶が存在しない単縮晶域であり、転位、転位ループ、積層欠陥などの結晶状路の発生も認められなかつた。

上記実験は、良好な単結晶 8 1 膜が得られる下限のエネルギーWとして 1.5 Watt/al また上限のエネルギーとして 3.0 Watt/al の範囲ならば、打込み条件は任意に変化させて行なえることは言うまでもない。なか、我々の実験によれば 1.5 Watt/al のエネルギーでは、事板の温度上昇は 2.5 0 じてあり、 3.0 Watt/al のエネルギーでのそれは 1.000℃ と測定され、この実験範囲内で

特開昭53-109475(3)

は、 基板に含まれている不純物のオートドーピングやアウトディフュージョンをおさえることが可能である。また、 基板加熱時にイオンを照射した時生しる他の現象、 すなわち基根のスパッタリング率が増加する効果は、 10000 以下においてはほとんど無視することができ、この効果も考えに入れなくて良い。

また、宝温でのスパック客は、Ge、Siともに、1keV~100keVの間で1を越えるか、茶板温度が増加することによる単結晶化に伴たいチャネリング効果によつて、酸点の1/3以上の温度(Geでは300℃、Siでは450℃以上)でスパック率は1/3以下に減少することが知られている。従つて、本発明の約250℃以上1000℃以下という範囲内では、茶板のスパック効果は考慮しなくてよい。もし、特定の温度範囲内でスパック効果は考慮しなくでよい。もし、特定の温度範囲内でスパック効果が過去になる場合には、Ge、Siにくらべてスパック率が1/3以下の物質、例えばSi,Na、A4U。などの減を打込みイオンの稅役以下の準さで季板に被優し腹の成長を行え

なか、Siの成長速度はNiのイオン電流を制 関することによつて変化させることが可能であり 100 μA/dの電流密度ではSOA/minの成長 速度であるが、2 m A / od まで電流密度を高める と成長速度を1600 A/min と20倍に早くする ことができ、輝いエピタキシャル段を得たい場合 には、電流密度を低め、輝い版を得たい場合には、 電流密度を高めてやれば所望の厚さのエピタキシャル オル膜を制御物度とく得ることが可能である。

HIW.

第2図はダイオードの形成に本発明を適用する場合の模式図を示したものである。図はSiゥェハにSiィオンビームを服射する場合で、pn桜合を形成させるには、例えばSi桜板1としてP型Siを用いた場合、Siィオン3の服射により、Biイオンの質量分析器の他に、更にりん(P)あるいはひ雲(As)などのドナー不純物イオンの質量分析器を付加することにより、Siィオン服射

と何時にドナー不統物のイオン照射をSi半場体 基板1上に行ない、n型のSi単結晶薄膜を成長 させることができる。このようにして、n p 接 合を形成した後、さらに通常のプレーナ技術を用 いてメサエッチ、覧懐付けを行ないダイオードを 作製することができる。また、同様にしてn型装 板を用いて P*n 接合のダイオードも作裂すること が可能である。

本発明によれば、既に述べたように、基板個度 を数百じの低温に保ちたから単結晶 3 1 薄膜を放 長させることができるので素板から成長値への不 純物の成入を極力かさえることができ従来困難視 されていた超階段型形合の形成が容易とをり、そ の効果は非常に大きなものがある。

また、上記奖施例で述べたpn接合の形成を? 度行なえば、npnトランジスタまたはpnpトランジスタを作数することも可能であり、一般の 半導体装置の製造方法として有効な手段を提供することができる。

また、以上の実施例においては、単結晶8i膜

の成長を例にとつて述べたが、他の半導体として 例えばじ● 姜板上への単結晶 G ● 膜の成長に対し ても全く同様に適用することも可能である。

さら代本発明においては、Si基板上への単結 品は・腰の成長、G・基板上への単結晶Si腰の 成長、あるいはまた化合物半準体基板上への単結 品Si、G・膜などの成長のヘテロ接合の形成も 低調にかいて容易に実施することが可能であることは言うまでもない。

(6) まとめ

以上詳述したように、本発明によれば高電流の 半導体イオンを半導体基板に打込んだ時生じる基 板の加熱効果を利用して半導体単結晶膜のエピタ キシャル成長を行なうことが可能になつた。この 方法によるならば、外部からの番板加熱を適用す ることなく、1000で以下の低値で良好な半導体 のエピタキシャル成長を行なうことが可能であり、 半導体装置の製造に対して、その効果は極めて著 るしい。

図面の簡単な説明


特所啊53-109475(4)

第1図は半導体イオンの照射によるイオン分布 の模式図、第2図は本発明の方法をダイオード形 成に適用する場合の模式図を示したものである。

代埋人 弁理士 溥田利举

تمنيلة الأو

第1回



第2回

